写在前面:上一小节介绍了SPI的基本工作原理与极性相位等知识,这一小结介绍波形
由于我实际用到的IP是ARM PrimeCell SSP(PL022),所以会以这个IP为主,也会对比《SPI Block Guide V04.01》
一共有三种帧格式可选:TI/SPI/NSM,一般用SPI很多(这里不关注NSM),简单介绍一下TI模式:
SSI(Synchronous Serial Interface)由TI公司定义的接口协议标准
SPI(Serial Peripheral Interface)是由Motorola公司定义的接口协议标准,两者的用法有类似的地方
SPI串行帧同步SSIFss为低电平有效,在整个帧传输期间生效(拉低)。
SSI串行帧同步SSIFss在发送每个帧之前产生宽度为个时钟周期的高脉冲。SSI 模块和片外从设备都在SSIClk 的上升沿驱动输出数据,在SSIClk 的下降沿锁存另一端的输入数据
参考博客:
SPI学习(三):SPI协议波形
https://e2echina.ti.com/question_answer/analog/interface_and_clocks/f/59/p/46369/
https://www.cnblogs.com/adylee/p/5399742.html
由于极性CPOL和相位CPHA的两两组合,导致SPI帧格式有四种,这里只详细介绍CPOL=0 CPHA=0这一种
首先免不了还是要提一下极性和相位,在PL022中用SPO表示极性,用SPH表示相位
这里参考一个博客:https://www.cnblogs.com/adylee/p/5399742.html
博客作者正好做了这个实验,引用一番:
我们来关注SCK的第一个时钟周期,在时钟的前沿采样数据(上升沿,第一个时钟沿),
在时钟的后沿输出数据(下降沿,第二个时钟沿)。首先来看主器件,主器件的输出口(MOSI)输出的数据bit1,
在时钟的前沿被从器件采样,那主器件是在何时刻输出bit1的呢?bit1的输出时刻实际上在SCK信号有效以前,
比 SCK的上升沿还要早半个时钟周期。bit1的输出时刻与SSEL信号没有关系。再来看从器件,
主器件的输入口MISO同样是在时钟的前沿采样从器件输出的bit1的,那从器件又是在何时刻输出bit1的呢。
从器件是在SSEL信号有效后,立即输出bit1,尽管此时SCK信号还没有起效。关于上面的主器件
和从器件输出bit1位的时刻,可以从图3、4中得到验证
图3:
注意图3中,CS信号有效后(低电平有效,注意CS下降沿后发生的情况),故意用延时程序
延时了一段时间,之后再向数据寄存器写入了要发送的数据,来观察主器件输出bit1的情况(MOSI)。
可以看出,bit1(值为1)是在SCK信号有效之前的半个时钟周期的时刻开始输出的(与CS信号无关),
到了SCK的第一个时钟周期的上升沿正好被从器件采样
图4:
图4中,注意看CS和MISO信号。我们可以看出,CS信号有效后,从器件立刻输出了bit1(值为1)
PL022有一个特征,就是当SPH为0时(SPO=0,SPH=0或者SPO=1,SPH=0),在连续帧传输时,每帧的间隔SS信号都会被拉高半个周期
而在SPH为1时(SPO=0,SPH=1或者SPO=1,SPH=1),SS在传输过程中都是低,有的客户不明白这个特征,误以为是波形有问题,会提出疑问
SSPCLKOUT:
SSPFSSOUT:
SSPTXD:
SSPRXD: