【模拟集成电路】宽摆幅压控振荡器（VCO）设计

前言

  本文主要内容是对压控振荡器（Phase Frequency Detector，PFD） 模块设计设计进行阐述，包括工作原理、电路结构、仿真结果各部分内容。

一、VCO工作原理

  振荡器(oscillator)是将直流电源能量转换为交流能量的电路。为了在没有外部输入信号的情况下能够产生自我维持的输出振荡信号，振荡器本身必须有正反馈和足够的增益以克服反馈路径上的损耗，同时还需要有选频网络。一般而言，单芯片集成振荡器多采用全差分结构和交叉耦合结构，振荡器中交叉耦合MOS管的作用是补偿LC谐振回路中的能量损失。根据其构成，可分为N-Core、P-Core和NP-Core等，这种电路结构必须在一定的直流偏置下才能对外呈现负电阻特性。
  将振荡器当成两端口处理，从负反馈角度出发，振荡器系统利用自身系统中的噪声来放大，输出周期性的电压波形。假设系统开环传输函数为 H(s)，系统的闭环传输函数为：

  从相频特性来看，当输出和输入信号相位差是180度时，正反馈系统会使得电路振荡。“巴克豪森准则”要求一个负反馈系统环路增益要符合两个条件：

  式（4-4-2）、（4-4-3）分别为幅度平衡条件和相位平衡条件。振荡器恢复平衡状态是依靠振荡器本身的非线性特性。振荡器从振荡变化到平衡状态，达到起振和平衡的要求会受各方面的干扰，包括：电源电压、环境温度状态、电路本身的噪声等。因此，振荡器的平衡状态受到影响被改变后会进入两个变化状态：第一是远离原来的平衡状态，造成不可逆变化，无法恢复原来的状态。第二是平衡状态附近区域达到了新的平衡点，就是说即使电路受到各个因素的影响，也不会改变电路的平衡状态，只会在附近点变化。然而，不会受外界影响太大才更符合设计原则，适合振荡器的理论模型。因此，振荡器应该具有稳定的特点，在即使受外界因素影响也能达到新的平衡点，还有干扰结束后还能会到原来的平衡点，把这种振荡平衡状态称为收敛。
下面从负电阻角度分析振荡器的工作原理。如图4.24所示，当有一个电流脉冲刺激 RLC 并联电路时，RLC 电路将发生振荡，由于电阻Rp的存在，振荡会慢慢衰减为零。如果将一负阻 $-Rp$ 与该电路并联，如图4-4-1（b）所示，RLC 电路的并联电阻为 0，则振荡将永远维持下去。因此，当一个单端电路有一负电阻与振荡回路并联，如图4-4-1（c）所示，电路就会永远振荡。

  对于由采用交叉耦合NMOS管实现的负阻电路的等效二端口网络如下图4-4-2所示。忽略MOS管 M1 和 M2 的衬底效应和沟道调制效应，可以得到二端口网络的等效电阻为：

  而 MOS 管工作在饱和区时，跨导可表示为：

  其中，$I_D$为流过 M1 和 M2 管的直流电流。除此之外，输出信号的幅度与$I_D$呈正比例关系，所以$I_D$的大小需要考虑电路起振条件和输出信号的幅度要求。一旦$I_D$确定下来以后，M1、M2和尾管的尺寸均可计算得出。在选尺寸时需要保证管子的寄生电容尽可能小，同时尾管需采用较大的栅长 L 来降低$1/f$噪声。
  同理，对于交叉耦合的 PMOS 管，其端口等效电阻$-2/g_{mp}$，当加在负阻的两端的电压增加时，负阻将对外输出电流。与单端结构的振荡器相比交叉耦合振荡器具有如下很多的优点：首先，能够提供差分的振荡输出信号；其次，差分振荡器具有非常好的相噪性能，电源噪声和衬底噪声作为共模噪声被抑制掉；最后，交叉耦合振荡器所需要的电容值和电感值都不太大，易于片上集成。
因此，将 Oscillator 部分差分结构进行单边等效后的示意图如下图4-4-3所示。

  为了使该结构起振或位置振荡，应使负阻能为 RLC 回路中的并联电阻Rp消耗的能量进行源源不断地补偿，该结构可以起振的条件为：

  考虑非理想电感的串联寄生电阻为 RSL，非理想电容串联寄生电阻 RSC，如图4-4-4所示。

  其中电感 L 的品质因数 $Q_L$ 和电容 Q 的品质因数$Q_C$分别有如下表示：

  根据串并联转换关系，得到电阻$R_P$为：

  得到并联电感和电容值为：

  进而由计算知，LC 并联谐振回路的振荡频率为：

  其中，$Cp=2(C_{GS2}+C_{DB}+C_{GD}+C_1)$。
  当振荡器震荡时左右两支路会交替导通，如下图4-4-5所示。假设输出摆幅很大，则两支路电流ID1和ID2可以在很短的时间内切换，从而将近似方波的电流送入谐振回路，平均电流ISS/2。电流的基波将被放大$R_P$倍，而高次谐波却因为谐振回路的选择性而衰减。对方波的傅里叶展开式，对于基波振幅为$(4/\pi )A$，比A略大。因此，单端输出的摆幅为$(4/\pi )(I_{SS}/2)R_P=2I_{SS}{R}_P/\pi$，故差分输出的摆幅为：


  VCO的性能参数主要有如下：
（1）中心频率
  压控振荡器的中心频率是指振荡器输出频率范围的中心值${\omega }_{mid}=(({\omega }_{max}+{\omega }_{min})/2$，其大小受其使用环境、延迟单元结构、工艺参数等因素共同影响。

（2）调谐范围
  振荡器的最大频率与最小频率的差值${\omega }_{max}-{\omega }_{min}$，其大小受中心频率和实际应用要求的频率范围等参数的支配。因此必须保证压控振荡器的输出频率范围大于实际要求的输出频率范围，以弥补工艺等带来的输出频率范围的偏差。

（3）调节线性度
  在实际情况下，压控振荡器的增益$K_{VCO}$并不是一个理想的固定不变状态，这种非线性影响着锁相环环路的稳定性，因此在整个调节范围内要求压控振荡器的增益变化最小。

（4）输出摆幅和功耗
  输出摆幅表示当振荡器输出平衡时振荡的正弦波波形的最大电压与最小电压的差值。由于压控振荡器后面需要接分频器，所以要求输出摆幅尽量大。另外压控振荡器输出摆幅越大，输出波形对噪声越不敏感。增大输出摆幅的方法有提高压控振荡器的电源电压和降低延迟单元负载电阻等。电路的功耗指的是振荡器电路所用的电源电压乘以电流的值。CMOS 工艺实现的振荡器的典型功耗为十几到几十个$mW$。低功耗可以通过减少电路的元器件，减小电源电压与电流来实现。因此，压控振荡器需在相位噪声、输出摆幅、功耗大小和总体版图面积等因素之间进行权衡。

（5）相位噪声
  压控振荡器的噪声来源主要源自于电感和电容的串联寄生电阻、尾电流源和开关差分对管。其定义为载波频率频偏$∆\omega$处，1Hz内单边带噪声谱密度与载波功率比值（分贝形式），公式如下：

  通常我们用**概率密度（PFD）和功率谱密度（PSD）**来研究噪声参数。噪声分为环境噪声和电子器件噪声，处理环境噪声时常采用的方法有：版图加保护环，避免并行走线，核心模块采用独立电源等。器件噪声的类型包括如下：热噪声、闪烁噪声、散弹噪声。其中，电阻的热噪声单边谱密度为：

  K 是玻尔兹曼常数，T 是绝对温度，可以降低温度降低热噪声。MOS 管会产生热噪声，其谱密度为：

  系数$\gamma$长沟道器件约为 2/3，短沟道器件取 2-3。当沟道电荷耦合到 MOS 管子栅极时也会产生电路噪声，噪声电流大小：

  其中，对于长沟道器件而言$\sigma$为 4/3。闪烁噪声能用与MOS管栅极串联电压源来表达。其大小与频率成反比，所以又称为$1/f$噪声，且与MOS管的宽和长的乘积成反比。

  散弹噪声是通过 PN 结载流子单位时间内的数目随机起伏、一种与频率无关的白噪声，具有高斯分布，一般可以被忽略：

二、VCO电路设计

  本次所设计的 VCO 结构电路图如下图4-4-6所示，其中M1和M2是尾电流源部分，其作用是为上端电路提供恒定电流并提高电路的抗干扰能力。C1 和 C2 为可变MOS电容，M3 和 M4 为交叉耦合的 NMOS，其作用是为了提供一个负阻，用来补偿 LC 谐振时等效电阻Rp消耗的能量。上端的 M5 和 M6 为交叉耦合的 PMOS，同样可以产生一个负阻，另一方面它与下端的交叉耦合 NMOS 互补，可以提高电流利用率。采用这种互补交叉结构一方面可以产生额外更大的跨导，即用更小的负阻去补偿耗能电阻Rp。另一方面通过采用合适的尺寸，可以将输出点的电平设置在$VDD/2$处，从而有助于实现宽调谐范围设计。

  参数设计思路如下：为了实现谐振频率为$2.44GHz$、输出幅度为$0-1.8V$的 VCO，通过计算可得知 LC 的值要满足如下关系式：

  取L单位为 $nF$，C单位为 $pF$，则需要满足 $LC=4.255$。从 TSMC18 器件库中调用ind_sym、mos_var，并设置合适的尺寸。为测试电容在控制电压 0~1.8V 的相关特性，如图4-4-7所示进行了 sp 仿真，首先对可变电容在控制电压变化下的变化范围进行仿真，结果如图4-4-7所示。然后分别对电容的品质因数Qc进行仿真。

  由仿真结果可知对其Y参数仿真，电容在控制电压下，其值会在 1.556~ 4.106pF 之间变化。对其Y参数和Z参数仿真，电容在控制电压下，电容等效串联电阻阻值会在 1.38~2.323Ω 变化，品质因数 Q 在 6.97 ~ 25.82 之间变化。

  同样，对电感进行 sp 仿真，首先在控制电压变化下的变化范围、电容的品质因数 $Q_L$ 以及等效串联电阻 RSL 进行仿真，仿真结果如图4-4-9所示。

  通过对电感Y参数和Z参数进行仿真，电感等效电阻 7.8365Ω ，电感值 3.3062nF，品质因数 Q 为 6.0328。考虑最差的情况，电容品质因数 6.79，等效串联电阻 2Ω，最终得到 Rp 约为：

  即 LC 的等效并联电导约为 14.064mS。考虑输出摆幅，则想要达到预定摆幅需要的电流为：

  为留有裕度，本次所设计的电流源电流取为 4mA 。进一步，由电流公式计算得知 NMOS 和 PMOS 管子寸尺为：

  VCO的仿真原理图如图4-4-10。

VCO原理图

三、压控振荡器（VCO）测试

VCO测试电路如图4-4-11。

VCO测试电路图

瞬态测试

  VCO 的起振以及振荡的仿真波形图如图4-4-12所示。由瞬态仿真可以看出 VCO 起振时间约为 6ns，起振后稳定工作，输出为一对正交信号。

（1）瞬态输出

  进行局部放大观察

（2）局部放大图

  通过将L和C微调，对输出波形进行测量，测量四个周期时间间隔 $∆t=1.640977ns$，即 $T=0.41ns$，振荡频率 2.438GHz 。输出在 0.2 ~ 1.6V 之间振荡，如果想继续增大摆幅使得输出在 0.1~1.6V 之间振荡，则需要适当增大$I_{SS}$以及调整PMOS交叉耦合管尺寸，使得输出直流工作点下移 0.05V。

（3）输出调制

  从图4-4-14中可以发现，当控制电压 $V_{cont}$ 从 $0VDD$进行变化时，输出频率发生变化，且均可正常起振。当可变 MOS 处于负偏压的时候，即$V_{cont}$越小，起振越慢。
  pss 仿真结果如图4-4-15所示，当控制电压$V_{cont}$从 0 V 增加到 1.8V 时，谐振频率从 2.111GHz 增加到 2.879GHz ，VCO 电路振荡的中心频率为 2.5GHz。

（4）调谐范围仿真

  Noise 仿真结果如图4-4-16所示，可以看到，随着控制电压 $V_{cont}$ 变化，VCO 的噪声谱线发生微小变化，当$V_{cont}=0.9V$时，相位噪声约为 -115.6dBc/Hz。

（5）相位噪声仿真

  综上，本次所设计的 VCO 性能如下表：

参考文献

  [1]郭世泽. 应用于毫米波频率综合器的压控振荡器与高速预分频器研究[D].东南大学，2021
  [2]王立姣. 基于交叉耦合的低相位噪声LC压控振荡器研究与设计[D].华南理工大学，2020.
  [3]申扬. CMOS压控振荡器的研究与设计[D].电子科技大学，2022.
  [4]何林. 应用于WLAN 802.11b的压控振荡器及高速二分频器设计[D].东南大学，2020.

各部分链接链接：

  频率综合器（Frequency Synthesizer，FS）设计    链接：【模拟集成电路】频率综合器（Frequency Synthesizer，FS）设计

  鉴频鉴相器（PFD）设计    链接：【模拟集成电路】鉴频鉴相器设计（Phase Frequency Detector，PFD）

   电荷泵（CP）设计       链接：【模拟集成电路】电荷泵（CP）设计

  环路滤波器（LPF）设计    链接：【模拟集成电路】环路滤波器(LPF)设计

  分频器（DIV_TSPC）设计   链接：【模拟集成电路】分频器（DIV_TSPC）设计