在PCB设计中,对于强干扰信号线和对干扰很敏感的信号线 产生的串扰,会存在于走线之间,这种不良影响不仅与时钟或周期信号有关,而且也会对系统中其他的重要走线,数据线、地址线、控制线和IO产生影响。问题的大多数来自时钟和周期信号,它们间的串扰将引起其他部分的功能性问题。
所以在时钟走线、差分线、视频、音频,复位线,以及其他系统关键电路等,多个高速信号线长距离走线的时,为了减少线与线之间的串扰,必须强制使用3W原则。
为了保证线与线之间的距离足够大,当线与线中心间距不少于3倍线宽(如下图),如果线中心距不少于3倍线宽时,则可保持70%的线间电场不互相干扰,称为3W规则。如要达到98%的电场不互相干扰,可使用10W规则。
一般来说。3W原则的成立,是在50欧的阻抗下成立
在这里,我们可以新建不一样的规则(方便用于不同线的线距设置),先设置好对应类线的间距。
一般来说,直接设置好之后,直接画是没什么问题的,但是总有很奇怪的时候。比如:
明明不想靠这么近,但是可能被挤压等等,或者小手一抖,就完蛋了。因此在lay图的时候,总希望有这个一条线,让我们能看到自己的线是否有足够的间距,就好像这样:
这样看起来就很刺激了。那这个是怎么设置的呢?其实很简单,只需要在某个地方打开某个东西。
打开这个,应用保存,你再画画图试试?保证你走线的时候舒服得不行!并且这个功能,在需要走差分、或者等长线,或者要保证3W、10W的时候,就很有用。在多根线移动的时候,如果还不用担心线被挤压后发现不到(线很TM多的时候),有时候DRC真的会不提示、、我就遇到过,很迷。