xilinx fpga介绍_Zynq FPGA[通俗易懂]

(25) 2024-05-27 12:01:01
xilinx fpga介绍_Zynq FPGA[通俗易懂] (https://mushiming.com/)  第1张

工具报告概述

xilinx fpga介绍_Zynq FPGA[通俗易懂] (https://mushiming.com/)  第1张

FPGA综合和物理实现工具产生许多种报告,包含了错误和警告、逻辑利用、设计频率、时序、时钟等信息。需要设计者了解大量有关设计工具的知识才能阅读报告,以及迅速找到所需信息。Xilinx 和其他 FPGA 设计工具还能将报告中的一些最重要和最常用的信息用图形显示出来,但这些内容还不足够用于分析。

很多报告的结构都是一致的,都由多个部分组成,每个部分包含了特定类型的信息。例如,有的报告显示错误、警告、1O特性、层次化利用。

报告

报告名称:XST 综合报告

工具:Xilinx  XST

文件扩展名:.srp、.syr

XST综合报告句含有关综合洗项、HDL和低级综合、设计总结、逻辑利用和性能估计的信息。

报告名称: 转换报告

工具:NGDBUILD

文件扩展名:bld

转换报告包含有关NDGBUILD 运行的信息,包括用户自定义约束、分区实现。

报告名称:映射报告

工具:MAP

文件扩展名:mrp

映射报告包含有关映射的信息:设计总结、逻辑删除、IO特性、层次化的逻辑利用和其他几个部分。

默认情况下,映射报告中只包含基本信息。使用-detail MAP选项允许查看完整报告。

 报告名称:物理综合

工具:MAP

文件扩展名: .psr

物理综合报告文件包含有关负责不同时序和区域优化的映射选项信息:全局优化(-global_opt)、重定时(-retiming)、等效寄存器移除(-equivalent_registerremoval)、组合逻辑优化(-logic_opt)、寄存器复制(-register_dupllication) 及电源细粒度逻辑时钟门控优化(-power)。

报告名称:物理约束报告

工具:MAP

文件扩展名:.pcf

物理约束报告包含设计输人期间确定的及用户增加的所有物理约束。

报告名称:布局布线报告

工具:PAR

文件扩展名:.par

布局布线报告包含关于PAR运行的不同信息:命令行选项、设计利用和性能总结、详细时钟资源报告及分区实现情况。

报告名称:焊盘报告

工具: PAR

文件扩展名: . pad

焊盘报告包含设计中使用的所有IO元件列表、与这些IO相关的FPGA引脚和特征,例如方向、IO标准、偏移速率和驱动器强度。

报告名称:未布线信号报告

工具: PAR

文件扩展名: . unroutes

未布线信号报告包含不能被布局布线( PAR )的信号列表。报告中出现任何信号都表明设计发生了错误。

报告名称:设计规则检查报告

工具: BITGEN

文件扩展名: . drc

设计规则检查报告包含各种由BITGEN执行的设计规则检查(DRC)结果。DRC可以通过指定-d( no DRC) BITGEN命令行选项来禁用。

报告名称:比特流生成报告

工具: BITGEN

文件扩展名:bgn

比特流生成报告包含BITGEN期间使用的信息选项及整个运行结果。

报告名称:时序报告

工具: Xilinx TRCE

文件扩展名:、.twr、.twx

报告名称:时序约束相互作用的报告

工具: TRCE

文件扩展名: . tsi

持续关注,时序报告在后续将有较详细的描述。

许多报告包含了重叠或补充信息。下面是按提供信息类型组织的报告列表。

逻辑利用

       在FPGA编译过程中,有几个报告涉及逻辑利用。

综合报告(. syr、. srp)包含逻辑利用的估计信息,并不包括翻译阶段增加的IP核,以及此前MAP期间执行的逻辑优化。

映射报告(. mrp) 提供整个设计的布局后逻辑利用及单个模块利用划分( break down)。

布局布线报告(. par)提供最准确的布线后的逻辑利用信息。

时序

综合(. syr、.srp)和映射(. mrp)报告包含在逻辑级进行的时序信息估计。

完整的时序信息产生于布局布线之后。布局布线报告(. par)包含完整的时序信息。

TRCE静态时序分析报告(.twr, .twx)包含由信号、端点、时钟或时序组合构成的详细时序信息

IO信息

映射报告(.mrp)提供布局后关于IO性能的信息。该报告不包含任何布线信息。

焊盘报告(.pad)包含完整的布线后的IO信息。

时钟

综合报告(. syr、. srp)提供了有关设计时钟与时钟负载(时钟驱动寄存器的个数)的基本信息。

映射报告(. mrp)包含有关时钟资源的使用信息,例如MMCM和全局缓冲区。它还提供了有关控制集( control set) 的详细信息,所谓控制集是指时钟、复位、时钟使能及逻辑预置计数的组合。

布局布线报告(.par)提供了设计中每个时钟的详细时序信息:摆幅(skew)、最大延迟、满足或不满足时序( positive or negative slack) 及时序错误总结。

TRCE时序报告(.twr、.twx)包含最完整、最详细的时序信息。

更多有趣的话题请看链接:

FPGA知识汇集-FPGA项目开发包含那些任务?

FPGA知识汇集--FPGA结构(1)

FPGA的应用

FPGA知识汇集-在命令行模式下使用Xilinx工具

FPGA知识汇集-ISE的这些有用的工具您知道吗?

FPGA知识汇集-FPGA设计开发需要熟悉哪些EDA工具呢?

FPGA知识汇集-值得收藏的FPGA代码命名规范?

FPGA 知识汇集--Linux下ISE的环境变量设置

FPGA知识汇集-值得收藏的Verilog代码风格1

FPGA知识汇集-值得收藏的Verilog代码风格2

FPGA知识汇集-编写可综合代码(RTL)需要注意的规则总结

FPGA知识汇集-Verilog和VHDL的混合使用

THE END

发表回复